
Université Ibn Zohr **Année 2024-2025**
Faculté des Sciences d'Agadir **Parcours : PE6 et TC-P4**
Département de Physique **Pr. N. MAOUHOUB**

Electronique Numérique

Série N°4 : Circuits logiques séquentiels


Exercice 1

Rappeler la table de vérité d'une bascule RS et compléter le chronogramme ci-dessous. On suppose que Q = 0 à l'état initial.




Exercice 2

1- Rappeler la table de vérité des bascules JK et D synchronisées sur front montant.
2- Compléter les deux chronogrammes ci-dessous pour les deux bascules. CK est le signal d'horloge.




Exercice 3

1- On considère le circuit à base de bascule D de la figure ci-dessous.




Montrer que la bascule D utilisée dans ce circuit est équivalente à une bascule JK avec J=K=1.
2- Compléter le chronogramme de ce circuit:




Exercice 4

On considère le circuit logique de la figure ci-dessous :



1- Compléter le chronogramme de ce circuit. Á l'état initial **Q1 = Q2 = 0**.
2- Sachant que la fréquence du signal d'horloge est $\mathbf{f_H}$, Déterminer la fréquence $\mathbf{f_2}$ du signal en sortie de **Q2** en fonction de $\mathbf{f_H}$.




Exercice 5


1- On considère des bascules **JK** actives par front montant et possèdent des entrées de forçage asynchrone **RESET (**ou Clr**)** (mise à 0) et **SET** (ou Pr) (Mise à 1) actives par niveau bas.
1- 1 Donner le logigramme d'un compteur asynchrone modulo 12.
1-2 Donner le logigramme d'un compteur asynchrone qui réalise la séquence **3-4-5-6-7-8-9-A-B**
1-3 Donner le logigramme d'un décompteur asynchrone **modulo 14.**
2- Donner le logigramme d'un compteur asynchrone qui réalise la séquence **9-A-B-C-D-E** en utilisant des **bascules D actives par front montant** et **trois portes logiques OR**. Les bascules **D** possèdent des entrées de forçage asynchrones **Clr** (mise à 0) et **Pr** (mise à 1) actives par niveau bas.

Exercice 6

On considère le compteur de la figure ci-dessous.




1- Donner les équations logiques des entrées **Ji** et **Ki** de chaque bascule.
2- Compléter le chronogramme de ce compteur. On suppose qu'à l'état initial $\mathbf{Q_0 = Q_1 = Q_2 = Q_3 = 0}$.
3- Déduire le cycle de comptage réalisé par ce compteur.




Exercice 7

On considère le compteur de la figure ci-dessous.



1- Donner les équations logiques des entrées **Di** de chaque bascule.
2- Compléter le chronogramme de ce compteur.
On suppose qu'à l'état initial $\mathbf{Q_0 = 0}$; $\mathbf{Q_1 = 1}$; $\mathbf{Q_2 = 0}$; $\mathbf{Q_3 = 1}$.



3- Déduire le cycle de comptage réalisé par ce compteur.

Exercice 8

1-Rappeler la table de transition d'une bascule JK
2- Faire la synthèse d'un compteur synchrone **modulo 10** par utilisation des bascules **JK** actives par front montant.

3- Faire la synthèse d'un compteur synchrone qui réalise la séquence **1-3-2-6-7-5-4-0** par utilisation des bascules **JK** actives par front montant.
4- Rappeler la table de transition d'une bascule D.
5- Faire la synthèse d'un compteur synchrone qui compte la séquence suivante : **0-2-4-6** par utilisation des bascules **D** à front montant.

Exercice 9


On veut concevoir un **compteur bidirectionnel (Compteur/Décompteur) synchrone modulo 8** par utilisation des bascules **JK** actives par front montant. Ce circuit possède une entrée de sélection **S** qui permet de choisir le mode de fonctionnement selon le tableau ci-dessous :

S	Mode de fonctionnement
1	Compteur synchrone modulo 8
0	Décompteur synchrone modulo 8

1- Établir la table des états présents et des états futurs ainsi que les entrées des bascules JK.
2- Donner les équations logiques relatives aux entrées $\mathbf{J_i}$ et $\mathbf{K_i}$ de chaque bascule JK.
3- Représenter le logigramme de ce compteur.

Exercice 10 (Filière PE6)

On considère le registre à décalage à droite à quatre bits de type entrée série-sortie série représenté dans la figure 1 ci-dessous :



On applique à l'entrée de la première bascule le signal **D0** donné dans le chronogramme ci-dessous.
Compléter le chronogramme des sorties logiques $\mathbf{Q_0}$, $\mathbf{Q_1}$, $\mathbf{Q_2}$ et $\mathbf{Q_3}$.

